工作职责：

1. 在产品导入和批量生产阶段，利用测试数据并结合设计与后端信息，进行全面的良率分析，精准定位故障机制。 2. 建立并维护一个集成设计、制造和测试反馈的闭环良率管理系统，以实现良率的持续提升。 3. 为设计团队提供可操作的良率优化和可测试性设计策略改进建议，以提升整体产品可靠性和可制造性。 4. 监控和评估代工厂工艺变更对产品设计、测试策略和良率的影响，制定并提议有效的应对措施以降低风险。 5. 主导或参与硅后调试、失效分析（EFA/PFA）和良率学习项目，以加速良率提升进程。

任职资格：

1. 电气工程、半导体物理、微电子学或相关专业本科及以上学历。 2. 半导体行业至少5年良率工程、产品工程或相关岗位的直接经验。 3. 精通可测试性设计方法论，包括扫描测试、故障诊断和存储器内建自测试等。 4. 具备ASIC后端流程和布局工程变更的实际经验，并理解工艺约束和制造可行性。 5. 扎实理解常见的工艺和器件失效模式。 6. 了解制造或代工厂环境中的变更控制流程。 7. 强大的跨部门协作能力和团队合作精神。 8. 熟练的英语口头和书面沟通能力。 9. 具有硅后调试、良率学习或EFA/PFA分析项目经验优先。 10. 熟悉统计数据分析工具和良率管理软件优先。