数字前端设计工程师(BJ)(J11200)
  • 招聘类别:
  • 社会招聘
  • 工作性质:
  • 全职
  • 薪资范围:
  • 面议
  • 招聘人数:
  • 若干
  • 发布时间:
  • 2025-06-13
  • 截止时间:
  •  
  • 工作地点:
  • 北京市-海淀区

工作职责:

1.根据所参与项目的要求完成verilog编程,并进行相关仿真验证;
2.利用FPGA验证逻辑功能;
3.使用synopsys工具,对RTL code进行相关处理。


任职资格:

1.熟练掌握verilog编程;
2.有FPGA相关调试经验;
3.熟练运用synopsys相关软件;
4.熟练运用NC等仿真工具;
5.了解Linux命令及相关操作;
6.有数字图像处理相关经验者优先。

©2025  豪威集团   京ICP备05051632号-16 京公网安备 11010802032024号隐私政策 Powered by